Версия для слепых
Языки VHDL и VERILOG в проектировании цифровой аппаратуры : : Базовые понятия HDL. Описание HDL. VHDL-реализация автомата RC4. Справ. данные
Языки VHDL и VERILOG в проектировании цифровой аппаратуры : : Базовые понятия HDL. Описание HDL. VHDL-реализация автомата RC4. Справ. данные

Языки VHDL и VERILOG в проектировании цифровой аппаратуры : : Базовые понятия HDL. Описание HDL. VHDL-реализация автомата RC4. Справ. данные

В полном объеме текст документа доступен в электронных читальных залах библиотек-участников НЭБ
Москва
Место издания
Издательство
Год издания

В книге с единых позиций изложены основные концепции данных языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.

Описание документа

Код документа в НЭБ
000199_000009_002149818
Каталог
Автор
Поляков, Аркадий Константинович
Заглавие
Языки VHDL и VERILOG в проектировании цифровой аппаратуры : : Базовые понятия HDL. Описание HDL. VHDL-реализация автомата RC4. Справ. данные
Место издания
Москва
Издательство
СОЛОН-Пресс
Год издания
2003
Объем
313 с.
Ответственность
А.К. Поляков
Серия
Серия "Системы проектирования"
ISBN
5-98003-016-6 (в обл.)
ББК
32.973.26-018.2, З973.2-02-5-05,07
Ключевые слова
VHDL, VERILOG

MARC-запись (MARC21)

017
##
$a: 03-29671
020
##
$a: 5-98003-016-6 (в обл.)
040
##
$a: RuMoRKP
$b: rus
$e: rcr
041
##
$a: rus
080
##
$a: 681.3
084
##
$a: 32.973.26-018.2
$2: rubbkm
084
##
$a: З973.2-02-5-05,07
$2: rubbk
100
1#
$a: Поляков, Аркадий Константинович
245
##
$a: Языки VHDL и VERILOG в проектировании цифровой аппаратуры :
$h: [Текст]
$b: Базовые понятия HDL. Описание HDL. VHDL-реализация автомата RC4. Справ. данные
$c: А.К. Поляков
260
##
$a: Москва
$b: СОЛОН-Пресс
$c: 2003
$e: ООО Арт-диал
300
##
$a: 313 с.
$b: ил., табл.
$c: 24 см.
336
##
$a: текст (text)
$b: txt
$2: rdacontent
337
##
$a: неопосредованный (unmediated)
$b: n
$2: rdamedia
338
##
$a: том (volume)
$b: nc
$2: rdacarrier
490
##
$a: Серия "Системы проектирования"
504
##
$a: Библиогр.: с. 305-306
520
##
$a: В книге с единых позиций изложены основные концепции данных языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.
650
#1
$a: Вычислительная техника -- Вычислительные машины электронные цифровые -- Проектирование -- Автоматизация -- Пособие для специалистов
$2: rubbk
653
##
$a: VHDL
$a: VERILOG
852
##
$a: РГБ
$b: FB
$j: 3 03-32/8-7
$x: 90
852
##
$a: РГБ
$b: FB
$j: 3 03-32/7-9
$x: 90
856
11
$q: application/pdf
$u: http://dlib.rsl.ru/rsl01002000000/rsl01002149000/rsl01002149818/rsl01002149818.pdf
$y: Читать
977
##
$a: dlright limit
$b: dllic
$e: Договор с правообладателем
Вы находитесь на новой версии портала Национальной Электронной Библиотеки. Если вы хотите воспользоваться старой версией, перейдите по ссылке .