Версия для слепых
Метод и машина логического вывода для формальной верификации параллельных алгоритмов : автореферат дис. кандидата технических наук : 05.13.11, 05.13.15
Метод и машина логического вывода для формальной верификации параллельных алгоритмов
автореферат дис. ... кандидата технических наук : 05.13.11, 05.13.15
Санкт-Петербург, 2015

Метод и машина логического вывода для формальной верификации параллельных алгоритмов
автореферат дис. ... кандидата технических наук : 05.13.11, 05.13.15

Санкт-Петербург, 2015

Библиографическое описание

Скопировать
Чистяков, Геннадий Андреевич. Метод и машина логического вывода для формальной верификации параллельных алгоритмов : автореферат дис. ... кандидата технических наук : 05.13.11, 05.13.15 / Чистяков Геннадий Андреевич; [Место защиты: С.-Петерб. гос. электротехн. ун-т (ЛЭТИ)]. — Санкт-Петербург, 2015. — 22 с..

Детальная информация

Код документа в НЭБ
000199_000009_005564106
Автор(ы)
Заглавие
Метод и машина логического вывода для формальной верификации параллельных алгоритмов : автореферат дис. кандидата технических наук : 05.13.11, 05.13.15
Место издания
Санкт-Петербург
Год издания
2015
Объем
22 с.
Ответственность
Чистяков Геннадий Андреевич; [Место защиты: С.-Петерб. гос. электротехн. ун-т (ЛЭТИ)]
ББК
З973.2-018.2-5-05,0
Язык
Русский

Другие документы из источника "Российская государственная библиотека (РГБ)" — Авторефераты диссертаций

Посмотреть все документы источника "Российская государственная библиотека (РГБ)"

MARC-запись (MARC21)

LDR
01953nam a2200301 i 4500
001
005564106
003
RuMoRGB
005
20160411142713.0
008
151102s2015 ru |||| a |00 u rus d
017
##
$a: 15-11521А
$b: RuMoRKP
040
##
$a: RuMoRGB
$b: rus
$c: RuMoRGB
041
##
$a: rus
072
#1
$a: 05.13.11
$2: nsnr
072
#1
$a: 05.13.15
$2: nsnr
084
##
$a: З973.2-018.2-5-05,0
$2: rubbk
100
1#
$a: Чистяков, Геннадий Андреевич
245
##
$a: Метод и машина логического вывода для формальной верификации параллельных алгоритмов :
$b: автореферат дис. ... кандидата технических наук : 05.13.11, 05.13.15
$c: Чистяков Геннадий Андреевич; [Место защиты: С.-Петерб. гос. электротехн. ун-т (ЛЭТИ)]
260
##
$a: Санкт-Петербург
$c: 2015
300
##
$a: 22 с.
650
#1
$a: Математическое и программное обеспечение вычислительных машин, комплексов и компьютерных сетей
$2: nsnr
650
#1
$a: Вычислительные машины, комплексы и компьютерные сети
$2: nsnr
650
#1
$a: Вычислительная техника -- Вычислительные машины электронные цифровые -- Программирование -- Параллельное программирование -- Автоматизация
$2: rubbk
787
11
$w: 008125440
$i: Диссертация
852
1#
$a: РГБ
$b: OD
$c: HL04
$j: 9 15-5/1117
$x: 39
856
11
$q: application/pdf
$u: http://dlib.rsl.ru/rsl01005000000/rsl01005564000/rsl01005564106/rsl01005564106.pdf
$y: Читать
Национальная электронная библиотека (НЭБ) предлагает Вам ознакомиться с подробной информацией о документе: « Метод и машина логического вывода для формальной верификации параллельных алгоритмов : автореферат дис. кандидата технических наук : 05.13.11, 05.13.15 » , автор — Чистяков Г.А.. Документ был опубликован в 2015 году. Место издания — Санкт-Петербург. Электронный ресурс – электронная копия документа предоставлена в НЭБ библиотекой "Российская государственная библиотека". Фонд библиотеки расположен по адресу: 119019, Москва, ул. Воздвиженка, 3/5. На сайте rusneb.ru Вы можете читать онлайн оцифрованную версию документа « Метод и машина логического вывода для формальной верификации параллельных алгоритмов : автореферат дис. кандидата технических наук : 05.13.11, 05.13.15 » в удобной системе просмотра документов. Документ также доступен для скачивания в форматах: pdf.
Вы находитесь на новой версии портала Национальной Электронной Библиотеки. Если вы хотите воспользоваться старой версией, перейдите по ссылке .